طراحی و شبیه¬سازی تنظیم¬کننده¬ی ولتاژ با افت کم(LDO)، دارای سرعت بالا و تلفات پایین توان، با استفاده از روش ثبات انتقال-دهنده، ساخته شده از D-LATCH
دو سال پیش منتشر شده
تعداد بازدید: 321
کد پروژه: 418721
شرح پروژه
تحقیقات اخیر در مورد تنظیم کننده های ولتاژ، مزیت مدارهای LDO که دارای بهره ی توان بالا، همراه با تنظیم ولتاژهای کم هستند را نسبت به سایر مبدلهای DC-DCبیشتر نشان میدهد. در مطالعاتی که تاکنون در این زمینه انجام شده است، با طرح روشهای جدید و با رویکردی تازه در زمینهی کاهش توان مصرفی و افزایش سرعت پاسخ زمانی در DLDOها، راه حلهای عملی و کارآمد بسیاری، ارائه شده است در مدارهای DLDO اولیه، وجه مشترک آنها، استفاده از ثبات، جهت راه اندازی ترانزیستورهای تأمین کننده ی جریان بار با هدف تنظیم ولتاژ خروجی بود، که در ساختار آنها از فلیپ فلاپ نوع Dاستفاده شده است. ایراد این روش، استفاده از ترانزیستورهای متعدد در آنها است که سبب افزایش توان مصرفی و افزایش سطح اشغالی روی تراشه و کاهش سرعت پاسخ گذرا میشود و همچنین ریپل ولتاژ منبع تغذیه در خروجی آنها ظاهر میشود.در مدار پیشنهادی، ثبات انتقال دهنده با استفاده از D-Latch مطرح شده است که هم مدار آن دارای ترانزیستورهای کمتری است و هم سرعت پاسخ آن نسبت به تغییرات بار بیشتر است.
بنده ایده خودم رو براتون میفرستم که عنوان پروپوزالم در تز دکتری است از شما دوتا مقاله JCR میخواهم
این پروژه شامل 1 فایل مهم است، لطفا قبل از ارسال پیشنهاد حتما نسبت به بررسی این فایل اقدام فرمایید.
مهارت ها و تخصص های مورد نیاز
مهلت برای انجام
30روز
وضعیت مناقصه
بسته
درباره کارفرما
عضویت دو سال پیش
